Master Slave Flip Flop az összes fontos áramköri és időzítési diagrammal és 10+ GYIK-vel

Tartalom: Master Slave Flip Flop

Master Slave Flip Flop definíció

A Master-slave két, sorba kapcsolt flip-flop kombinációja, ahol az egyik mesterként, a másik pedig szolgaként működik. Mindegyik flip-flop egy egymást kiegészítő órajel-impulzushoz kapcsolódik, azaz ha az órajel impulzus magas állapotban van, akkor a mester flip-flop engedélyező állapotban van, a szolga flip-flop pedig letiltott állapotban van, és ha órajel az impulzus alacsony állapotú, a mester flip-flop letiltott állapotban, a szolga flip-flop pedig engedélyezett állapotban van.

A Master Slave Flip Flop-ra úgy is hivatkoznak, mint.

Impulzusvezérelt flip-flop, mivel a flip-flop engedélyezhető vagy letiltható CLK impulzussal ebben az üzemmódban.

Master Slave Flip Flop diagram

Tegyük fel, hogy Y=0 és Q=0 kezdeti állapotban a következő bemenet S=1 és R=0; az átmenet során a mester flip-flop be van állítva és Y=1, nincs változás a slave flip-flopban, mivel a szolga flip-flop letiltja az invertált órajel impulzusa, amikor a mester óraimpulzusa '0'-ra változik, akkor Y információja átmegy a slave-en és Q=1, ebben az óraimpulzusban a slave flip-flop aktív és a master flip-flop kapuk deaktiválva.

Master slave flip-flop
ábra Master slave flip-flop logikai diagramja.

Master Slave Flip Flop áramkör | Master Slave Flip Flop áramköri diagram

image 34
Ábra: Órajeles master slave JK flip-flop

Master Slave Flip Flop időzítési diagramja

A bemenet és a kimenet időbeli változása az idődiagramon definiálható.

A master-slave flip-flop viselkedése egy időzítési diagramon keresztül határozható meg. Például az alábbi ábrán az óraimpulzus jelét láthatjuk, S a mester flip-flop bemeneti jele, Y a mester flip-flop kimenőjele, Q pedig a flip-flop kimeneti jele. rabszolga papucs.

image 35
ábra A mester szolga flip-flop időviszonya.

Master Slave Flip Flop Igazságtáblázat

Az igazságtábla az összes lehetséges kimenet leírása az összes lehetséges bemeneti kombinációval. A mester szolga flip-flopban két flip-flop van, amelyek fordított órajel impulzussal kapcsolódnak egymáshoz, így a master slave igazságtáblázatban a flip-flop állapotok mellett egy további oszlopnak kell lennie az óraimpulzus számára, hogy az bemenet és kimenet az óraimpulzussal meghatározható.  

A Master Slave Flip Flop alkalmazása

Mater slave konfiguráció főként az állapot körüli verseny kiküszöbölésére és a flip-flop instabil oszcillációjának megszüntetésére szolgál.

A Master Slave Flip Flop előnyei

A master slave működtethető szinten triggerelt vagy éles triggerelt órajel impulzussal; többféleképpen használható.

  • Egy élvezérelt flip-floppal rendelkező szekvenciális áramkört egyszerűbb megtervezni, nem pedig egy szintvezérelt flip-flopot.
  • A Master slave konfiguráció használatával a feltétel körüli versenyt is kiküszöbölhetjük.

Master Slave JK Flip Flop

A mester szolga JK flip-flop 2 JK flip-flop felhasználásával tervezhető volt, mivel mindegyik flip-flop a CLK impulzushoz csatlakozik, amely egymást kiegészíti, és az első flip-flop a mester flip-flop, amely akkor működik, amikor a CLK impulzus magas állapotú. És ekkor a slave flip-flop tartási állapotban van, és ha a CLK impulzus alacsony állapotban van, akkor a slave flip-flop működik, és a mester flip-flop tartási állapotban marad.

A JK flip-flop karakterisztikája többé-kevésbé hasonló az SR flip-flophoz, de az SR flip-flopban van egy bizonytalan kimeneti állapot, amikor az S=1 és R =1, de a JK flip-flopban, amikor a J= 1 és K=1, a flip-flop átkapcsol, ami azt jelenti, hogy a kimeneti állapot megváltozik az előző állapothoz képest.

JK Master Slave Flip Flop áramköri diagram

image 36
ábra JK mesterkenőcs blokk kapcsolási rajza.

JK Flip Flop Master Slave időzítési diagram

image 37
ábra: JK Master slave flip-flop időzítési diagramja

Master Slave JK Flip Flop igazságtábla

image 38

Master Slave JK Flip Flop működik

A mester szolga flip-flop lehet él-triggerelt vagy szint-triggerelt, ami azt jelenti, hogy vagy megváltoztathatja a kimeneti állapotát, amikor egyik állapotból a másikba átmenet történik, azaz él triggerelt. A flip-flop kimenete magas vagy alacsony bemenet esetén változik, azaz a szint aktiválódik. A mester-szolga JK flip-flop mindkét triggerelt módon használható; él-triggerelve lehet +ve él triggerelt vagy -ve él triggerelt.

Él-triggerelés esetén a fő flip-flop az óraimpulzus +ve éléből származik. Ekkor a slave flip flop tartási állapotban van, azaz a master kimenete a bemenete szerint történik. Amikor a negatív órajel impulzus megérkezett, a slave flip-flop aktiválódik. A fő flip-flop o/p-je a slave flip-flopon keresztül terjed; ekkor a mester flip-flop tartási állapotban van.

Dolgozó:

  • Ha J = 0, K = 0, akkor sem óraimpulzussal, sem anélkül nem lesz változás a kimenetben.
  • Ha J = 1, K = 0, és az órajel impulzus a pozitív élen van, a Q master flip-flop kimenete magasra van állítva, és amikor az óra negatív éle megérkezik, a master flip-flop kimenete áthalad a slave flip-en. flop és output output.
  • Ha J = 0, K = 1, és az órajel impulzusa egy pozitív él, akkor a Q mester flip-flop kimenete alacsonyra, a Q' pedig magasra van állítva, amikor a negatív óraél megérkezik, a mester flip Q' kimenete flop betáplálás a slave flip-flopba, és ez a slave Q kimenetét alacsonyra állítja.
  • Ha J = K = 1, akkor az óraimpulzus pozitív szélén a mester flip-flop átkapcsol (az előző állapot átváltását jelenti az ellenkező állapotba), az óraimpulzus negatív szélén pedig a slave flip-flop. kapcsolók.

Master Slave JK Flip Flop Verilog kód

modul jk_master_slave(q, qbar, clk, j, k); kimenet q, qbar; bemenet j, k, clk; vezeték qm, qmbar, clkbar; not(clkbar, clk); jkff master(qm, qmbar, clk, j, k); jkff slave(q, qbar, clkbar, qm, qmbar); endmodule module jkff(q, qbar, clk, j, k); bemenet j, k, clk; kimenet q, qbar; mindig @(posedge clk) case({j,k}) 2'b00: begin q<=q; qbar<=qbar; vége 2'b01: kezdete q<=0; qbar<=1; vége 2'b10: kezdete q<=1; qbar<= 0; vége 2'b11: q<=~q kezdete; qbar<=~qbar; end endcase endmodule

VHDL_kód

könyvtár IEEE; használja az IEEE.STD_LOGIC_1164.ALL; a jkff entitás port(p, c, j, k, clk: in STD_LOGIC; q,qbqr: out STD_LOGIC); vége jkff; architektúra A jkff viselkedése a jelbemenet: std_logic_vector(1-től 0-ig); kezdő bemenet <= j & k; process(clk, j, k, p, c) változó temp: std_logic:='0'; begin if(c='1' and p='1') then if riring_edge(clk), akkor a case bemenet akkor van, amikor “10” => temp:= '1'; amikor “01”=> temp:= '0'; amikor “11”=> temp:= not temp; when other => null; végügy; vége if; else temp='0'; vége if; q<= hőmérséklet; qbar<= nem hőmérséklet; folyamat befejezése; vége viselkedési

A Master Slave JK Flip Flop előnyei

JK flip flop master slave átlép az SR flip flop korlátozása, SR flip flopnál S = R = 1 feltétel esetén a kimenet bizonytalanná válik, de JK master slave esetén J = K = 1 esetén a kimenet átkapcsol, a kimenet ez az állapot folyamatosan változik az órajel impulzusával.

A Master Slave JK Flip Flop alkalmazása

A JK flip-flop master slave túllépi az SR flip-flop korlátait, SR flip-flopban S = R = 1 feltétel esetén a kimenet bizonytalanná válik. Ennek ellenére a JK master slave-ben, amikor J = K = 1, akkor a kimenet átkapcsol, ennek az állapotnak a kimenete folyamatosan változik az órajel impulzusával.

Master Slave D Flip Flop

Ebben a mesterszolgában is kettő D papucs egymáshoz hívott óraimpulzussal sorba kapcsolva. Ennek a master slave-nek az alapmechanizmusa is hasonló a többi master slave flip-flophoz. A D mester szolga flip-flop szint- vagy éles triggerelhető.

Master Slave D Flip Flop áramköri diagram

image 39

ábra: A master slave D flip-flop áramkör blokkábrázolása.

Master Slave D Flip Flop időzítési diagramja

Az ábrán az órajel impulzus egyik jele, az egyik D, az i/p a mester flip-flophoz, Qm a mester flip-flop o/p-je, Q pedig a slave flip-flop o/p-je.

image 40

ábra Master Slave D flip-flop időzítési diagramja

Master Slave D Flip Flop Igazságtáblázat

image 41

Master Slave D Flip Flop NAND kapukkal

A master slave D flip-flop NAND kapukkal tervezhető; ebben az áramkörben két D flip-flop van, az egyik mester flip-flopként, a másik pedig szolga flip-flopként működik egymáshoz fordított órajel impulzussal. Itt az inverterhez NAND gat is használatos.

image 42

ábra NAND kapukkal tervezett Master Slave D flip-flop kapcsolási rajza.

A Master Slave éle kiváltotta a D Flip Flopot

Amikor a flip-flop állapota megváltozik az óra átmenete során, az impulzust él-triggerelt flip-flopnak nevezzük, és ezek lehetnek +ve él-triggereltek vagy -ve él-triggereltek. A +ve Edge által kiváltott flip-flop azt jelenti, hogy az állapot megváltozott a CLK impulzus '0'-ról '1' állapotba való átmenete során. A -ve éle kiváltott a flip-flop azt jelenti, hogy a flip-flop megváltozik az órajel impulzus '1'-ről '0' állapotba való átmenete során.

image 43

Fig.  D-típusú pozitív élű master slave flip-flop.

A pozitív élű triggerelt d master slave flip-flop három alapvető flip-floppal van kialakítva, amint az a fenti ábrán látható; S és R logikai '1' értéken maradnak, hogy a kimenet állandó maradjon. Ha S=0 és R=1, akkor a kimenet Q=1, ahol S=1 és R=0 esetén a Q=0. Amikor az órajel impulzus 0-ról 1-re változik, a D értéke átkerül Q-re, D változása, ha az óraimpulzus '1'-ben marad, a Q értékét ez nem befolyásolja, és az 1-ről 0-ra való átmenet szintén nem okoz változást a Q kimenetben, sem akkor, ha az órajel impulzusa '0'.

De a gyakorlati áramkörben van késés, ezért a megfelelő kimenethez figyelembe kell vennünk a beállítási időt és a tartási időt a megfelelő működéshez. Az óraimpulzus megérkezése előtt egy meghatározott idő van, a D érték követelményéhez hozzá kell rendelni, hogy az időt az ún. beállítási idő. Tartás ideje az az idő, ameddig a bemenetet látni kell az óraimpulzus megérkezése után.

RS Master Slave Flip Flop

A master slave egy olyan konfiguráció, amely megakadályozza a flip-flop instabil viselkedését; Itt bent RS master slave flip-flop, két RS flip-flop van csatlakoztatva a master slave konfigurációhoz, itt a flip-flop egymáshoz invertált óraimpulzushoz kapcsolódik; amikor az órajel impulzus pozitív fele megérkezik, a master flip-flop aktiválódik, negatív órajel impulzus esetén pedig a slave flip-flop. Minden flip-flop különböző időintervallumban működik.

Az RS flip-flop master salve konfigurációjában nem jöhet létre eladhatatlan oszcilláció, mert egy időben a mester flip flop tartási állapotban van, vagy a slave flip flop tartási állapotban van. A mater salve flip flop megfelelő működéséhez figyelembe kell venni a tartási időt és a beállítási időt, amely áramkörönként változhat; az áramkör kialakításától függ.

image 44
ábra Blokk Az RS master slave flip-flop ábrázolása

Master Slave SR Flip Flop időzítési diagramja

Itt egy órajel van, S a fő flip-flop bemeneti jele, R szintén a fő flip-flop I/p jele, Qm a fő flip-flop O/P-je, Q ha a A slave flip-flop O/P jele.

image 45
ábra: A mester szolga SR flip-flop időzítési diagramja.

Master Slave T Flip Flop

image 46
ábra A Master Slave T flip-flop blokkvázlata

GYIK/Rövid megjegyzések

Mit értesz flip-flop alatt? | Mi a Flip Flop példával?

A flip flop alapvető eleme a szekvenciális logika áramkör, egy bi-stabil elem, mivel két stabil állapota van: '0', a másik pedig '1'. Egyszerre csak 1 bitet tud tárolni, és egy flip-flop áramkört, amely korlátlan ideig képes fenntartani állapotát, vagy addig, amíg az áramkör tápellátást nem kap. A flip-flop O/P állapota bemenettel és órajel impulzussal módosítható a flip-flopra. Ha egy reteszelőáramkört néhány alapvető kapuval és órajel impulzussal egészítenek ki, az egy flip-flop. Példa a flip-flopra a D-flip-flop, az SR-flip-flop, a JK-flip-flop stb.

Mi az az S és R flip-flop?

Az SR flip-flopban az S a set-et, az R pedig a reset-et jelenti; emiatt Set Reset flip-flopnak is nevezik. Kialakítható két ÉS kapuval és óraimpulzussal egy SR-reteszhez. Ha az órajel impulzus '0', akkor az S-n vagy R-n keresztül bármely bemeneti érték nem módosíthatja a Q kimeneti értéket, ha pedig az órajel impulzusa '1', akkor a Q kimenet értéke S és R bemeneti értékétől függ.

image 47
ábra: SR flip-flop diagramja

Melyek a flip-flop típusai?

A flip-flopnak négy típusa van:

  1. SR FF-ek.
  2. JK FF-ek.
  3. D FF-ek.
  4. T FF-ek.

Mi az a JK papucs?

A JK flip-flop karakterisztikája többé-kevésbé hasonló az SR flip-flophoz, de az SR flip-flopban van egy bizonytalan kimeneti állapot, amikor az S=1 és R =1, de a JK flip-flopban, amikor a J=1 és K= 1, a flip-flop átkapcsol, ami azt jelenti, hogy a kimeneti állapot megváltozik az előző állapothoz képest.

A JK flip-flop megtervezhető úgy, hogy az SR flip-flop S és R bemenetéhez AND kaput adunk, a J bemenetet és a Q' kimenetet az S és K bemenettel összekötött ÉS kapura, a Q kimenetet pedig a És az R-hez kapcsolódó kapu.

image 48
ábra A JK flip-flop SR flip-floppal van kialakítva.

Hogyan működik a JK papucs?

Ha az óra nincs megadva, vagy az óra alacsony, a bemenet változása nem befolyásolja a kimenetet. Tehát a kimenet manipulálásához a bemeneti órával az impulzusnak magasnak kell lennie.

image 49
ábra JK flip-flop blokkvázlata.

A JK flip-flop működése magas óraimpulzus esetén:

  • Ha J = 0 és K = 0, nem lesz változás a kimenetben.
  • Ha J = 0 és K = 1, akkor a kimenet értéke visszaáll.
  • Ha J = 1 és K = 0, akkor a kimenet értéke be lesz állítva.
  • Ha J = 1 és K = 1, a kimeneti érték átkapcsol (az ellenkező állapotba váltást jelenti). Ebben az állapotban a kimenet az óraimpulzussal folyamatosan változik.

Miért használják a JK papucsot?

A JK flip flop sokoldalúbb, mint a D-flip flop vagy az SR flip-flop; több funkciót képesek működtetni, mint bármely más flip-flop, széles körben használják bináris adatok tárolására. A JK flip-flop az SR flip-flop bizonytalan állapotait is legyőzi.

Hogyan kapcsol a JK flip-flop?

Amikor a flip-flop bemenete J = K = 1 magas órajel impulzus mellett, akkor a JK flip-flop átkapcsol.

Miért hívják a D flip-flopot késleltetésnek?

A D flip-flop következő kimeneti állapota a D bemenetet követi óraimpulzus hatására, így a bemeneti adatok késleltetéssel kerülnek a kimenetre, ezért nevezzük késleltetett flip-flopnak.

Mik a a flip flop alkalmazásai?

A flip-flop általában a

  • Az emlékező elemek. 
  • A műszak-nyilvántartásokban. 
  • A digitális számlálók.
  • A frekv. Elosztó áramkörök.
  • A visszapattanást kiküszöbölő kapcsoló stb.

Mik a flip flop jellemzői?

Ez egy szinkron szekvenciális áramkör; csak az órajel impulzusa esetén változtatja meg a kimeneti állapotát. Bármely szekvenciális áramkör alapvető memóriaeleme, egyszerre egy bitet tud tárolni. Ez egy bistabil eszköz.

Mi a különbség a D és a T flip-flop között?

  • A D flip-flop nem tud hasonló bemenetet fogadni, mint a D és a D' a két bemenete, így a bemenet mindig kiegészíti egymást. Másrészt mindkét bemenet a T-ben az egyetlen T, így a T flip-flop mindkét bemenete mindig ugyanaz.
  • A D flip flop egy késleltetett flip-flop, ebben a flip-flopban a kimenet követi a bemenetet az óraimpulzus érkezésével, míg a T flip-flopot Toggle flip-flopnak nevezik, ahol a kimenet minden érkezéskor az ellenkező állapotba változik. az óra impulzusa, amikor a bemenet 1.

Hol használják a D flip-flopot?

Általában késleltető eszközként vagy 1 bites adatinformációk tárolására használják.

Írj hozzászólást